PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-305550

(43)Date of publication of application: 28.11.1997

(51)Int.CI.

GO6F 15/16

(21)Application number: 08-116689

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

10.05.1996

(72)Inventor: AOKI TORU


MATOBA NARIHIRO INOUE YOSHITSUGU KAWAI HIROYUKI

(54) PARALLEL PROCESSING PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To enable transformation processing at high speed through a few steps by parallelly performing non-linear transformation processing with many processing steps required for an SIMD type processor.

SOLUTION: The data to be non-linearly transformed are simultaneously written for one line from respective processor elements 41 to the respective comparison units of a comparative transforming part 100. At the respective comparison units, the transform input data transferred from a transform input data memory 150 are compared with the data to be transform written in the respective comparison units and the compared result signal is transferred through a compared result signal bus to a transforming part 130. When the compared result of the comparison units shows coincidence, the transform output data from a transform output data memory 153 are written into the respective transform units 133. Then, the transform output data written in the



respective transform units 133 are simultaneously transferred for one line to the respective processor elements 41.

LEGAL STATUS

[Date of request for examination]

20.01.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平9-305550

(43)公開日 平成9年(1997)11月28日

(51) Int.Cl.*

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 15/16

390

G06F 15/16

390

客査請求 未請求 請求項の数8 OL (全33 頁)


(21)出願番号	特膜平8-116689	(71)出廣人	000006013 三菱電機株式会社
(22)出顧日	平成8年(1996)5月10日	/70\ 54 HH - 14	東京都千代田区丸の内二丁目2番3号
		(72)発明者	南本 歴 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(72)発明者	的場 成浩 東京都千代田区丸の内二丁目 2番 3 号 三 菱電機株式会社内
		(72)発明者	井上 喜嗣 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(74)代理人	弁理士 宮田 金雄 (外3名) 最終頁に続く

(54)【発明の名称】 並列処理プロセッサ

(57)【要約】

【課題】 従来の並列プロセッサでは、非線形変換が容 易に行なえず、並列処理を利用して高速化することがで きない。

【解決手段】 各プロセッサエレメント毎に非線形変換 テーブルの元データと変換対象データとの比較を行なう 比較器を設け、この比較器での比較結果を参照して上記 プロセッサエレメントに対して非線形変換テーブルの変 換データを転送する機構を備える。



1

【特許請求の範囲】

【請求項1】 入力端子からシリアルに入力されてくる 複数のデータをシリアル/パラレル変換器に入力し、こ のシリアル/パラレル変換器の出力データを複数のプロ セッサエレメントに並列に供給し、これらのデータを上 記のプロセッサエレメントにて演算処理し、上記プロセ ッサエレメントから並列に出力される演算処理された複 数のデータをパラレル/シリアル変換器に並列に入力 し、上記パラレル/シリアル変換器の出力を出力端子か ら出力する並列プロセッサにおいて、変換される入力デ 10 ータを記憶する変換入力データメモリおよび変換された 出力データを記憶する変換出力データメモリを備え、ま た上記の各プロセッサエレメントに比較器と被変換デー タレジスタおよび変換出力データレジスタを備え、さら に上記複数のプロセッサエレメント、上記変換入力デー タメモリおよび上記変換出力データメモリの動作を制御 する命令制御部を備え、上記比較器では上記変換入力デ ータメモリに保持されている変換入力データと上記被変 換データレジスタに保持されている被変換データの比較 を実行し、上記変換出力データレジスタは上記比較器で 20 の比較結果を参照して上記変換出力データメモリに保持 されている変換出力データの取り込みを選択的に実行可 能としたことを特徴とする並列処理プロセッサ。

【請求項2】 上記比較器は一致比較器で構成され、上記変換入力データと上記被変換データが一致したとき、取り込み出力を発生し、上記変換出力データレジスタはこの取り込み出力で上記変換出力データメモリに保持されている上記被変換データに対応する変換出力データの取り込みを実行することを特徴とした請求項1記載の並列処理プロセッサ。

【請求項3】 上記被変換データを複数の区間に分割し、かつ上記区間と対応付けて上記変換入力データを設定すると共に、上記比較器は大小比較器で構成され、上記変換入力データが示す区間と上記被変換データが属する区間とを比較し、区間が一致すると取り込み出力を発生し、上記変換出力データレジスタはこの取り込み出力で上記変換出力データメモリに保持されている上記被変換データが属する区間に対応する変換出力データの取り込みを実行することを特徴とした請求項1記載の並列処理プロセッサ。

【請求項4】 上記比較器での比較結果を保持する比較 結果レジスタを備えたことを特徴とした請求項1乃至請 求項3の何れかに記載の並列処理プロセッサ。

【請求項5】 上記命令制御部は上記比較結果レジスタの内容でプロセッサエレメント中の演算器の動作を制御することを特徴とした請求項4記載の並列処理プロセッサ。

【請求項6】 上記命令制御部はプロセッサに与える命令で上記比較結果レジスタの内容によるプロセッサエレメントの動作の制御を選択的に実行することを特徴とし 50

た請求項4記載の並列処理プロセッサ。

【請求項7】 上記命令制御部は上記比較結果レジスタの内容でプロセッサエレメント中の演算器への入力を選択することを特徴とした請求項4記載の並列処理プロセッサ。

【請求項8】 上記命令制御部は上記比較結果レジスタの内容でプロセッサエレメント中の演算器からの出力を選択することを特徴とした請求項4記載の並列処理プロセッサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば画像データのデジタル処理等に用いられる、並列処理プロセッサに関するものであり、特に画像データの非線形変換処理に用いられる、並列処理プロセッサに関するものである。 【0002】

【従来の技術】図24は例えば特開平5-67203号公報に記載されている従来の並列処理プロセッサ15の構成図である。図24に示される従来の並列処理プロセッサ15は、入力シフトレジスタ20、出力シフトレジスタ30、命令制御部42、プロセッサ部40および非線形変換に用いる非線形変換用出力シフトレジスタ71、非線形変換用入力シフトレジスタ72、テーブルメモリ70を備えている。

【0003】入力シフトレジスタ20は外部からのデータ入力を行ない、出力シフトレジスタ30は外部へのデータ出力を行なう。またプロセッサ部40では画像データのフィルタリング等のデータ処理が行なわれる。

【0004】プロセッサ部40は演算部50とメモリ部60から構成されている。演算部50はデータ演算を行なう部分であり、図24中で水平方向に並んだN個の演算ユニット51-1~51-Nから構成されている。演算ユニット51-1~51-Nを演算ユニット51と呼ぶことにする。各演算ユニット51は命令制御部42からの命令で制御される。命令制御部42からの命令はプロセッサ部制御バス43を通して各演算ユニット51に供給される。プロセッサ部制御バス43は全ての演算ユニット51に対して共通に接続されている。そのため全ての演算ユニット51が同じ動作をする。

【0005】メモリ部60は図24中で水平方向に並んだそれぞれN個のメモリユニット $61-1\sim61-N$ から構成されている。メモリユニット $61-1\sim61-N$ は全て同じ構成なので以後メモリユニット $61-1\sim61-N$ をメモリユニット61と呼ぶことにする。

【0006】各メモリユニット61は複数のメモリバンクから構成されている。図24に示した従来の並列処理プロセッサ15ではメモリユニット61はメモリバンク63-1~63-Nおよびメモリバンク64-1~64-Nの2種類のメモリバンクから構成されている。メモ

リバンク $63-1\sim63-N$ は全て同じ構成なので以後 メモリバンク $63-1\sim63-N$ をメモリバンク63と 呼ぶことにする。同様にメモリバンク $64-1\sim64-N$ は全て同じ構成なので以後メモリバンク $64-1\sim64-N$ をメモリバンク64と呼ぶことにする。

【0007】メモリバンク63、64は命令制御部42からの命令で制御される。メモリユニット61中の各メモリバンク63、64の出力65は演算部50に入力されており、演算部50の出力54は各メモリユニット61の入力に接続されている。

【0008】図24中で垂直方向に並んだ演算ユニット51およびメモリユニット61で1つの処理単位であるプロセッサエレメント41-1~41-Nを構成している。つまりプロセッサ部40は水平方向にN個並んだプロセッサエレメント41-1~41-Nは全ている。プロセッサエレメント41-1~41-Nは全て同じ構成なので、以後プロセッサエレメント41-1~41-Nをプロセッサエレメント41と呼ぶことにする。

【0009】命令制御部42は各部分を制御する役割を果たす。プロセッサ部40の制御はいわゆるSIMD制御(Single Instruction stream Multi Data stream制御)であり、全てのプロセッサエレメント41が同じ命令で動作する。命令制御部42からプロセッサ部40へ接続されているプロセッサ部制御バス43には演算部50の制御信号バス、メモリ部60の制御バス、アドレスバス等が含まれている。また非線形変換用出力シフトレジスタ71、非線形変換用入力シフトレジスタ72 およびテーブルメモリ70では非線形変換が行なわれる。

【0010】続いてこの従来の並列処理プロセッサ15の動作について説明する。この構成において入力画像信号は外部データ入力バス21から画素データごとにラスタスキャン順で入力シフトレジスタ20に入力される。【0011】入力シフトレジスタ20はシフト動作で外部データ入力バス21からのデータを取り込んでいく。入力シフトレジスタ20は最低でも1ラインの画素数と同じ数のレジスタ段数を持つ。図24ではこのレジスタ段数はN段である。そして1ライン分の画素データを取り込み終わると、取り込んだデータをメモリ部60中の40メモリ63に書き込む。

【0012】入力シフトレジスタ20の各段から対応する位置のプロセッサエレメント41に対して入力データ転送バス22-1~22-Nが接続されており、入力シフトレジスタ20内のデータはN個が並列にプロセッサ部40のメモリ部60中のメモリ63に転送される。入力データ転送バス22-1~22-Nは全て同じ構成なので、以後入力データ転送バス22-1~22-Nを入力データ転送バス22と呼ぶことにする。転送が終ると、入力シフトレジスタ20は次ラインの画素データの50

取り込みを開始する。

【0013】演算部40ではメモリ部60中のメモリ63からデータが必要に応じて読み出されて、これに必要な算術演算処理および論理演算処理が施されて、演算結果をメモリ部60中のメモリ64に書き込む。図25に演算ユニット51の構成図を示す。

【0014】演算ユニット51は演算器入力セレクタ55および演算器52から構成される。演算器入力セレクタ55は自プロセッサエレメントのメモリユニット中の各メモリバンクの出力65および左右の隣接プロセッサエレメントのメモリユニット中の各メモリバンクの出力66、67から演算器52に入力する2個のメモリバンクの出力を選択する。

【0015】選択された2個のメモリバンクの出力は演算器入力セレクタ出力A56および演算器入力セレクタ出力B57を通して演算器52に入力される。演算器入力セレクタ制御バス58を通じて転送される命令制御部42からの演算器入力選択信号が演算器52への入力選択を制御している。

【0016】演算器52は2つの入力を受け取ると演算器制御バス53を通じて転送される命令制御部42からの演算器制御信号で指定された演算を行ない、演算器出力54をメモリユニット61に出力し、メモリ64に書き込む。

【0017】出力シフトレジスタ30は入力シフトレジスタ20と同数のレジスタ段数を持つ。図24ではレジスタ段数はN段である。出力シフトレジスタ30の各段から対応する位置のプロセッサエレメント41に対して出力データ転送バス32-1~32-Nが接続されており、プロセッサ部40のメモリ部60中のメモリ64内のデータはN個が並列に出力シフトレジスタ30に転送される。出力データ転送バス32-1~32-Nは全て同じ構成なので、以後出力データ転送バス32-1~32-Nを出力データ転送バス32と呼ぶことにする。

【0018】出力シフトレジスタ30に書き込まれたデータは入力シフトレジスタ20と同様にシフト動作で外部データ出力バス31を経由して並列処理プロセッサ15の外部へ出力される。入力シフトレジスタ20、プロセッサ部40、出力シフトレジスタ30はお互いに独立に同時に動作しており、いわゆるパイプライン動作をしている。

【0019】続いて図24の並列処理プロセッサ15において非線形変換を実行する部分の動作について説明する。非線形変換される被変換データは1ライン分が同時にメモリ部60中のメモリ63から非線形変換用出力シフトレジスタ71に書き込まれる。この動作は出力シフトレジスタ30にデータを書き込む動作と同じである。非線形変換用出力シフトレジスタ71では被変換データ取り込み後、シフト動作でテーブルメモリ70は変換入力であずータを転送する。テーブルメモリ70は変換入力であ

るアドレスとそれに対応する変換出力データを保持しているテーブルであり、図26にその一例を示す。

【0020】テーブルメモリ70では図26に示すように、非線形変換用出力シフトレジスタ71から転送されてきた被変換データをアドレスとして受け取り、このアドレスに対応する変換出力データを非線形変換用入力シフトレジスタ72に出力する。

【0021】非線形変換用入力シフトレジスタ72ではテーブルメモリ70から転送されてきた変換出力データをシフト動作でレジスタ内に取り込む。この動作は入力シフトレジスタ20からデータを読み込む動作と同じである。取り込みが終了すると、1ライン分の変換出力データを同時にメモリ部60中のメモリ64に書き込む。

【0022】非線形変換用出力シフトレジスタ71、テーブルメモリ70および非線形変換用入力シフトレジスタ72はそれぞれ独立に同時に動作しており、いわゆるパイプライン動作をしている。

[0023]

【発明が解決しようとする課題】ところでこのように構成された従来の並列処理プロセッサ15で非線形変換を 20 行なう場合には1ライン分の画素のシフト動作があるために、処理ステップ数は1ライン分の画素数以上になり、膨大な数の処理ステップが必要になる。

【0024】また図24の従来の並列処理プロセッサ15ではプロセッサ部で1ライン分の画素の演算処理に使用できる時間が1ライン分の画素を入力するのに要する時間であるために、非線形変換用シフトレジスタと外部データ入出力シフトレジスタが同じ速度で動作している場合はプロセッサ部で使用できる処理時間が全て非線形変換処理に費やされてしまい、他の処理ができないとい30う問題点がある。

【0025】本発明は上記のごとき従来技術の問題を解決するためになされたものであり、非線形変換を効率良く実現することのできる並列処理プロセッサを提供することを目的とする。

[0026]

【課題を解決するための手段】請求項1に記載の本発明は、変換入力データメモリおよび変換出力データメモリを備え、さらに上記の各プロセッサエレメントに比較器と被変換データレジスタおよび変換出力データレジスタ 40を備え、上記比較器では上記変換入力データメモリに保持されている変換入力データと上記被変換データレジスタに保持されている被変換データの比較を実行し、上記変換出力データレジスタは上記比較器での比較結果を参照して上記変換出力データメモリに保持されている変換出力データの取り込みを選択的に実行可能にしたことを特徴とする。

【0027】請求項2に記載の本発明は、上記比較器を 一致比較器で構成し、一致比較器は上記変換入力データ メモリに保持されている変換入力データと上記被変換デ 50 ータレジスタに保持されている被変換データの一致比較を実行し、上記変換出力データレジスタは上記一致比較器での比較結果が一致するとき上記変換出力データメモリに保持されている変換出力データの取り込みを実行することを特徴とする

【0028】請求項3に記載の本発明は、上記被変換データを複数の区間に分割し、かつ上記区間と対応付けて上記変換入力データを設定すると共に、上記比較器は大小比較器で構成され、上記変換入力データが示す区間と上記被変換データが属する区間とを比較し、区間が一致すると取り込み出力を発生し、上記変換出力データレジスタはこの取り込み出力で上記変換出力データメモリに保持されている上記被変換データが属する区間に対応する変換出力データの取り込みを実行することを特徴とする。

【0029】請求項4に記載の本発明は、上記比較器での比較結果を保持する比較結果レジスタを備えたことを 特徴とする。

【0030】請求項5に記載の本発明は、上記命令制御部が比較結果レジスタの内容でプロセッサエレメント中の演算器の動作を制御する構成にしたことを特徴とする。

【0031】請求項6に記載の本発明は、プロセッサに命令を与える上記命令制御部が上記比較結果レジスタの内容によりプロセッサエレメントの動作の制御を選択的に実行する構成にしたことを特徴とする。

【0032】請求項7に記載の本発明は、上記命令制御部が比較結果レジスタの内容でプロセッサエレメント中の演算器への入力を選択する構成にしたことを特徴とする。

【0033】請求項8に記載の本発明は、上記命令制御部が比較結果レジスタの内容でプロセッサエレメント中の演算器からの出力を選択する構成にしたことを特徴とする。

[0034]

【発明の実施の形態】

実施の形態 1. 本発明の実施の形態 1 を図 1 に基づき説明する。図 1 に示した本発明の並列処理プロセッサ 1 はプロセッサエレメント 4 1 の数を N 個とし、図 2 4 に示すテーブルメモリ 7 0、非線形変換用出力シフトレジスタ 7 1、および非線形変換用入力シフトレジスタ 7 2 の代わりに比較変換部 1 0 0 を設けたものである。

【0035】図1中の比較変換部100以外の部分は図24に示した従来の並列処理プロセッサ15と同様の動作をする。即ち、入力シフトレジスタ20、プロセッサ部40および出力シフトレジスタ30はパイプライン動作をし、プロセッサ部40ではSIMD制御によるN個の並列処理が行なわれる。メモリユニット61内のメモリバンク数は任意の数であるが、本実施の形態ではメモリバンク63、64の2バンクである。

【0036】図2に比較変換部100の詳細な構成を示 す。比較変換部100は大きく分けて、比較部110、 変換部130、変換入力データメモリ150および変換 出力データメモリ153から構成される。

【0037】変換入力データメモリ150には非線形変 換前の変換入力データが保持されており、このデータは 図24の従来の並列処理プロセッサ15におけるテーブ ルメモリ70の変換入力データに対応する。変換出力デ ータメモリ153には非線形変換後のデータが保持され ており、このデータは図24の従来の並列処理プロセッ 10 サ15におけるテーブルメモリ70からの変換出力デー タに対応する。

【0038】比較部110はN個の比較ユニット113 -1~113-Nから構成され、各比較ユニット113 -1~113-Nは命令制御部42からの制御信号で制 御され、この制御信号は比較部制御バス112を通じて 各比較ユニット113-1~113-Nへ転送される。 比較ユニット113-1~113-Nは全て同じ構成な ので、以後比較ユニット113-1~113-Nを比較 ユニット113と呼ぶことにする。

【0039】同様に変換部130はN個の変換ユニット 133-1~133-Nから構成され、各変換ユニット 133-1~133-Nは命令制御部42からの制御信 号で制御され、この制御信号は変換部制御バス132を 通じて各変換ユニット133-1~133-Nへ転送さ れる。変換ユニット133-1~133-Nは全て同じ 構成なので、以後変換ユニット133-1~133-N を変換ユニット133と呼ぶことにする。

【0040】次に、比較変換部100の動作の概略につ いて説明する。図27は本発明方式の非線形変換の動作 30 を表している。本発明の方式では並列に配置された1ラ イン分の被変換データの中からある変換入力データ値と 一致するものを全て検索し、その値を変換出力データ値 に一致したものを全て同時に変換するという方法で非線 形変換を行なう。

【0041】非線形変換される被変換データは各プロセ ッサエレメント41から1ライン分が同時に各比較ユニ ット113に書き込まれる。各比較ユニット113では 変換入力データメモリ150から転送される変換入力デ ータと各比較ユニット113内に書き込まれた被変換デ 40 ータとを比較して比較結果信号を比較結果信号バス14 0を通して変換部130に転送する。比較ユニット11 3の比較結果が一致である場合には、各変換ユニット1 33で変換出力データメモリ153からの変換出力デー タを各変換ユニット133に書き込む。各変換ユニット 133に書き込まれた変換出力データは1ライン分が同 時に各プロセッサエレメント41に転送される。

【0042】続いて比較変換部100の各部分について 詳細に説明する。図3に比較ユニット113の構成を示 す。比較ユニット113は被変換データレジスタ114 50 する比較器であり、被変換データレジスタ114からの

および一致比較器120から構成される。被変換データ レジスタ114および一致比較器120の動作は命令制 御部42からの制御信号で制御され、この制御信号は比 較部制御バス112を通じて比較ユニット113へ転送 される。

【0043】比較部制御バス112は被変換データレジ スタ制御バス115と一致比較器制御バス121から構 成されている。被変換データレジスタ114がプロセッ サエレメント41から被変換データを取り込む動作は、 命令制御部42からの制御信号で制御され、この制御信 号は被変換データレジスタ制御バス115を通じて被変 換データレジスタ114へ転送される。また一致比較器 120からの比較結果信号の出力は命令制御部42から の制御信号で制御され、この制御信号は一致比較器制御 バス121を通じて一致比較器120へ転送される。

【0044】被変換データレジスタ114にはプロセッ サエレメント41からの被変換データが取り込まれる。 被変換データレジスタ114はフリップフロップあるい はDRAMセルのような素子で構成されたレジスタであ り、被変換データを保持しておく機能を持つ。被変換デ ータレジスタ114は最低でも被変換データのbit幅 以上のbit幅を持つ。

【0045】プロセッサエレメント41からの被変換デ ータは比較部転送バス111を通じて被変換データレジ スタ114に転送される。比較部転送バス111のbi t 幅は任意であるが、本実施の形態では比較部転送バス 111の幅が1bitの場合について説明している。ゆ えに8 b i t の被変換データを被変換データレジスタ 1 14に転送する場合には1bitのデータ転送を8回実 行することで実現する。

【0046】被変換データレジスタ114に保持された 被変換データは一致比較器120に転送される。転送バ ス116のbit幅は被変換データレジスタ114のb i t 幅と同じである。被変換データレジスタ114は命 令制御部42からの制御信号で制御され、この制御信号 は被変換データレジスタ制御バス115を通じて被変換 データレジスタ114へ転送される。被変換データレジ スタ制御バス115は被変換データレジスタ114への アドレスバス117、ライト信号バス118、リード信 号バス119から構成される。

【0047】比較部転送バス111から送られてくる被 変換データが書き込まれる被変換データレジスタ114 上での位置は、アドレスバス117を通じて転送される アドレス信号で指定され、書き込みのタイミングはライ ト信号バス118を通じて転送されるライト信号で与え られる。また被変換データレジスタ114に保持されて いる被変換データを読み出すタイミングはリード信号バ ス119を通じて転送されるリード信号で与えられる。

【0048】一致比較器120は多ビットの一致判定を

被変換データと変換入力データメモリ150からの変換入力データを比較する。2つのデータが一致していてかつ一致比較器制御バス121からの制御信号が一致比較器を動作させる値の"1"である場合には比較結果信号パス140に比較結果信号として一致であることを表す"1"の値を出力し、それ以外の場合は比較結果信号パス140に比較結果信号として不一致であることを表す"0"の値を出力する。また一致比較器120からの比較結果信号は比較器制御バス121からの制御信号が"1"の時だけ出力される。

【0049】図4に変換ユニット133の構成を示す。変換ユニット133は変換出力データレジスタ134から構成される。変換出力データレジスタ134はフリップフロップあるいはDRAMセルのような素子で構成されたレジスタであり、変換出力データを保持しておく機能を持つ。変換出力データレジスタ134は最低でも変換出力データのbit幅以上のbit幅を持つ。

【0050】比較結果信号バス140を介した比較ユニット113からの比較結果信号が一致を表す"1"である場合は変換出力データメモリ153からの変換出力データが変換出力データレジスタ134に書き込まれる。変換出力データ転送バス155を通して変換出力データレジスタ134に転送される。変換出力データ転送バス155のbit幅以上ある。比較結果信号バス140からの比較結果信号が"0"である場合には変換出力データレジスタ134には何も書き込まれない。

【0051】変換出力データレジスタ134は命令制御部42からの制御信号で制御され、この制御信号は変換30部制御バス132を通じて変換出力データレジスタ134へ転送される。変換部制御バス132は変換出力データレジスタ134へのアドレスバス135、ライト信号バス136、リード信号バス137で構成される。変換出力データ転送バス155からの変換出力データを変換出力データレジスタ134に書き込む時にはライト信号バス136へ送るライト信号を"1"の値にする。

【0052】変換出力データレジスタ134に書き込まれた変換出力データは変換部転送バス131を通してプロセッサエレメント41へ転送される。変換出力データレジスタ134上で変換部転送バス131へ送り出す変換出力データを読み出す位置はアドレスバス135からのアドレス信号で指定され、読み出しのタイミングはリード信号バス137からのリード信号で与えられる。変換部転送バス131のbit幅が1bitの場合について説明している。ゆえに8bitのデータを変換出力データレジスタ134から転送する場合には1bitのデータ転送を8回実行することで実現する。

【0053】図5に変換入力データメモリ150および 50

変換出力データメモリ153の構成を示す。非線形変換を行うために変換入力データメモリ150には非線形変換前の変換入力データが保持されており、変換出力データメモリ153には非線形変換後の変換出力データが保持されている。変換入力データメモリ153のアドレスは運動しており、変換入力データメモリ150の出力に非線形変換前の変換入力データが出力されると、変換出力データメモリ153の出力には対応する非線形変換後の変換出力データが10出力される。

【0054】次に非線形変換の動作を図6に従って説明する。非線形変換を行うときには変換入力データメモリ150から変換入力データが順次送り出されると同時に、変換出力データメモリ153から変換出力データ転送バス155へ対応する非線形変換後の変換出力データ転送バス155へ対応する非線形変換後の変換出力データが送り出される。送り出される変換入力データおよび変換出力データの数は非線形変換で扱う変換入力データの階調数と同じであり、256階調の非線形変換の場合は256個の非線形変換前の変換入力データが変換入力データメとり150から変換入力データ転送バス152へ送り出され、非線形変換後の変換出力データが変換出力データメモリ153から変換出力データが変換出力データメモリ153から変換出力データ転送バス155へ送り出される。

【0055】変換入力データ転送バス152の変換入力 データと比較ユニット113の被変換データレジスタ1 14に保持されている被変換データとが一致した比較ユ ニット113だけが、対応する変換ユニット133にー 致していることを表す"1"の比較結果信号を送り、変 換ユニット133が変換出力データ転送バス155から の変換出力データを取り込む。この動作を被変換データ の全ての階調について行うことで、各変換ユニット13 3の変換出力データレジスタ134に非線形変換後の変 換出力データが取り込まれ、非線形変換が実施される。 【0056】本実施の形態による方法で非線形変換を行 うと、その処理ステップ数は被変換データの階調数と一 致する。図24に示した従来の並列処理プロセッサ15 では非線形変換に要する処理ステップ数は1ライン分の 画素数である。本発明の実施の形態による方式ならば処 理ステップ数は被変換データの階調数であるために、1 ライン分の画素数が被変換データの階調数よりも多い場 合には、本発明の実施の形態による方式は非常に有効で

【0057】実施の形態2. 本発明の実施の形態2を図7に基づき説明する。図7に示した並列処理プロセッサ7は図1に示す並列処理プロセッサ1の比較変換部100に代えて近似非線形変換を実行する係数転送部200を設けたものであり、プロセッサエレメント41の数は実施の形態1と同様N個としている。

【0058】本発明の特徴的部分である近似非線形変換

40

を実行する係数転送部200について説明する前に、近 似非線形変換について説明する。画像処理では非線形変 換が頻繁に用いられる。非線形変換の入力に対する出力 のグラフの一例を図28に示す。このような非線形変換 全体を2次式あるいは3次式程度の低次の多項式で近似 すると、近似誤差が大きく実用的ではない。

【0059】そこで図29のように入力をいくつかの区 間に区切って、区間毎に多項式近似を行なうことで近似 誤差を少なくすることができる。このように区間毎に多 項式近似を行なって非線形変換を近似的に実現する手法 10 を近似非線形変換と呼ぶことにする。

【0060】図30中の近似多項式は図29のグラフに 示したような非線形変換を近似非線形変換する多項式で ある。図30の近似多項式では区間の数を4にして、近 似多項式の次数を2にしている。そのため近似多項式の 係数の数が一つの区間毎に3個で合計12個ある。

【0061】また図30は近似非線形変換のフローチャ ートである。近似非線形変換は3種類の処理から構成さ れる。1番目の処理は被変換データがどの区間に入って いるかを判定する処理である。2番目の処理は対応する 20 区間の近似多項式の係数を係数メモリからロードする処 理である。3番目の処理は図30に示した多項式演算を 行ない、変換出力値を求める処理である。

【0062】1番目の区間判定処理および2番目の対応 する近似多項式の係数転送処理は、被変換データの値に よって区間および対応する近似多項式の係数が異なるた めに、全てのプロセッサエレメントが同じ動作をするS IMD型プロセッサでは実現するのが困難である。そこ で本発明では区間判定処理および近似多項式の係数転送 処理を実行する係数転送部200を備えている。

【0063】続いて被変換データの区間判定および対応 する近似多項式の係数転送を並列に処理する係数転送部 200について説明する。図7中の係数転送部200以 外の部分は図24に示した従来の並列処理プロセッサ1 5と同様の動作をし、入力シフトレジスタ20、プロセ ッサ部40および出力シフトレジスタ30はパイプライ ン動作をし、プロセッサ部40ではSIMD制御による N個の並列処理が行なわれる。

【0064】図8に係数転送部200の詳細な構成を示 す。係数転送部200は大きく分けて、区間比較部21 0、係数取得部220、区間データメモリ230および 係数データメモリ233から構成される。

【0065】区間データメモリ230には近似非線形変 換で使用する区間の区切りの値が保持されている。係数 データメモリ233には区間毎の近似多項式の係数デー タが保持されている。

【0066】区間比較部210はN個の区間比較ユニッ ト213-1~213-Nから構成され、各区間比較ユ ニット213-1~213-Nは1つの区間比較部制御 バス212からの信号で制御される。区間比較ユニット 50 2のbit幅は任意であるが、本実施の形態では区間比

2 1 3 - 1 ~ 2 1 3 - Nは全て同じ構成なので、以後区 間比較ユニット213-1~213-Nを区間比較ユニ ット213と呼ぶことにする。

【0067】同様に係数取得部220はN個の係数取得 ユニット223-1~223-Nから構成され、各係数 取得ユニット223-1~223-Nは1つの係数取得 部制御バス222からの信号で制御される。係数取得ユ ニット223-1~223-Nは全て同じ構成なので、 以後係数取得ユニット223-1~223-Nを係数取 得ユニット223と呼ぶことにする。

【0068】次に係数転送部200の動作の概略につい て説明する。非線形変換される被変換データはプロセッ サエレメント41から1ライン分が同時に各区間比較ユ ニット213に書き込まれる。各区間比較ユニット21 3では区間データメモリ230から転送される区間の区 切りを表す区間データと各区間比較ユニット213内に 書き込まれた被変換データとを比較して比較結果を係数 取得部220に転送する。

【0069】各係数取得ユニット223では比較結果に 応じて、係数データメモリ233からの近似多項式の係 数データを各係数取得ユニット223に書き込むか否か を決定する。各係数取得ユニット223に書き込まれた 近似多項式の係数データは1ライン分が同時にプロセッ サエレメント41に転送される。

【0070】続いて係数転送部200の各部分について 詳細に説明する。図9に区間比較ユニット213の構成 を示す。区間比較ユニット213は被変換データレジス タ114および大小比較器214から構成される。被変 換データレジスタ114および大小比較器214の動作 は区間比較部制御バス212から転送される区間比較部 制御信号で制御される。

【0071】区間比較部制御バス212は被変換データ レジスタ制御バス115と大小比較器制御バス215か ら構成されている。被変換データレジスタ制御バス11 5から転送される被変換データレジスタ制御信号は被変 換データレジスタ114がプロセッサエレメント41か ら被変換データを取り込む動作を制御する。大小比較器 制御バス215から転送される大小比較器制御信号は大 小比較器214からの比較結果の出力を制御する。

【0072】被変換データレジスタ114にはプロセッ サエレメント41からの被変換データが取り込まれる。 被変換データレジスタ114はフリップフロップあるい はDRAMセルのような素子で構成されたレジスタであ り、被変換データを保持しておく機能を持つ。被変換デ ータレジスタ114は最低でも被変換データのbit幅 以上のbit幅を持つ。

【0073】プロセッサエレメント41からの被変換デ ータは区間比較部転送バス212を通じて被変換データ レジスタ114に転送される。区間比較部転送バス21

較部転送バス212のbit幅が1bitの場合について説明している。ゆえに8bitの被変換データを被変換データレジスタ114に転送する場合には1bitのデータ転送を8回実行することで実現する。

【0074】被変換データレジスタ114に保持された被変換データは転送バス116を通じて大小比較器214に転送される。転送バス116のbit幅は被変換データレジスタ114のbit幅と同じである。

【0075】被変換データレジスタ114は被変換データレジスタ制御バス115から転送される命令制御部42からの被変換データレジスタ制御信号で制御される。被変換データレジスタ制御バス115は被変換データレジスタ114へのアドレスバス117、ライト信号118、リード信号119から構成される。

【0076】区間比較部転送バス211から送られてくる被変換データが書き込まれる被変換データレジスタ114上での位置はアドレスバス117から転送されるアドレス信号で指定され、書き込みのタイミングはライト信号バス118から転送されるライト信号で与えられる。また被変換データレジスタ114に保持されている被変換データを読み出すタイミングはリード信号バス119から転送されるリード信号で与えられる。

【0077】大小比較器214は多ビット幅の大小比較器であり、被変換データレジスタ114からの被変換データと区間データメモリ230からの区間データの大小を比較する。2つのデータの大小を比較して被変換データの方が小さくかつ大小比較器制御バス215からの信号が大小比較器を動作させる値である"1"である場合に比較結果信号バス140に被変換データの方が小さいことを表す"1"の値を出力し、それ以外の場合は比較30結果信号バス140に被変換データの方が大きいことを表す"0"の値を出力する。大小比較器214からの比較結果信号は大小比較器制御バス215からの大小比較器制御信号が"1"の時にだけ出力される。

【0078】図10に係数取得ユニット223の構成を示す。係数取得ユニット223は最低でも1個以上の係数データレジスタ224から構成される。係数データレジスタ224の個数は1つの近似多項式に含まれる係数の個数と等しくするのが理想的である。図10では係数データレジスタの個数が224-A~224-Cの3個40の場合を表している。

【0079】係数データレジスタ $224-A\sim224-C$ はフリップフロップあるいはDRAMセルのような素子で構成されたレジスタであり、近似多項式の係数データを保持しておく機能を持つ。係数データレジスタ $224-A\sim224-C$ は最低でも近似多項式の係数データのbit幅以上のbit幅を持つ。

【0080】区間比較ユニット213での比較結果信号が"1"である場合は係数データメモリ233からの近似多項式の係数データが係数データレジスタ224-A 50

~224-Cに取り込まれる。係数データメモリ233からの近似多項式の係数データは係数データ転送バス235を通して転送される。

【0081】係数データ転送バス235のbit幅は係数取得ユニット内の各係数データレジスタのbit幅の和である。図10の場合は近似多項式が2次式であり、係数データレジスタが3個あるので係数データ転送バスのbit幅は近似多項式の係数データのbit幅の3倍である。また比較結果が"0"である場合には係数データレジスタ224には何も取り込まれない。

【0082】係数データレジスタ224-A~224-Cは命令制御部42からの係数取得部制御バス222から転送される係数取得部制御信号で制御される。係数取得部制御バス222は係数データレジスタ224-Cへのアドレスバス225、ライト信号バス226、リード信号バス227および係数データレジスタ選択信号バス229で構成される。

【0083】係数データ転送バス235からの近似多項式の係数データを係数データレジスタ224-A~224-Cに取り込む時にはライト信号バス226へ送出するライト信号をイネーブルにする。

【0084】係数データレジスタ224-A~224-Cに取り込まれた近似多項式の係数データは係数取得部転送バス221を通してプロセッサエレメント41へ転送される。係数データレジスタ224-A~224-C上で係数取得部転送バス221へ送り出す近似多項式の係数データを読み出す位置はアドレスバス225からのアドレス信号で指定され、読み出しのタイミングはライト信号バス227からのライト信号で与えられる。またどの係数データレジスタの値を係数取得部転送バスへ送り出すかは係数データレジスタと28において係数データレジスタ選択信号で選択される。

【0085】なお係数データレジスタ224が1個の場合は係数データレジスタセレクタ228および係数データレジスタ選択信号バス229は必要なく、係数データレジスタ224の出力が直接係数取得部転送バス221に接続される。係数取得部転送バス221のbit幅は任意であるが、本実施の形態では係数取得部転送バス221のbit幅が1bitの場合について説明している。ゆえに8bitのデータを係数データレジスタ224から転送する場合には1bitのデータ転送を8回実行することで実現する。

【0086】係数データレジスタの個数が近似多項式の係数の個数よりも少ない場合は、上記の係数取得の動作を複数回実行することで近似多項式で使用する全係数データをプロセッサ部40へ転送する。例えば係数データレジスタが1個で、近似多項式が2次式である場合には、近似多項式の係数データは3個必要であるので、係数取得の動作を3回実行して近似多項式の係数データを

取得する。

【0087】図11に区間データメモリ230および係数データメモリ233の構成を示す。近似非線形変換を行うために区間データメモリ230には近似する区間の区切りを表す区間データが保持されており、係数データメモリ233には近似多項式の係数データが保持されている。区間データメモリ230の出力に区間データが出力されると、係数データメモリ233の出力には対応する近似多項式の係数データメモリ233の出力には対応する近似多項式の係数データが出力される。

【0088】次に近似非線形変換の動作を図12に従って説明する。近似非線形変換を行うときには区間データメモリ230から区間データ転送バス232へ一つの区間の区切りを表す区間データが順次送り出されると同時に、係数データメモリ233から係数データ転送バス235へ対応する区間の近似多項式の係数データが順次送り出される。順次送り出される区間データおよび近似多項式の係数データの数は区間の数と同じである。

【0089】区間データ転送バス232の区間データと区間比較ユニット213の被変換データレジスタ114に保持されている被変換データとを比較し、被変換データの方が区間データよりも小さい区間比較ユニット213だけが、対応する係数取得ユニット223に被変換データの方が小さいことを表す"1"の比較結果信号を送り、係数取得ユニット223が係数データ転送バス235からの近似多項式の係数データを取り込む。

【0090】この動作を入力値の小さい区間から順に行い、全ての区間について行うことで、各係数取得ユニット223の係数データレジスタ224に近似多項式の係 30数データが取り込まれる。取り込まれた近似多項式の係数データはプロセッサ部40へ転送され、近似多項式の演算処理が行なわれ、非線形変換の変換値が求められる。

【0091】本発明の実施の形態による方法で非非線形変換を行うと、その処理ステップ数は係数転送にかかるステップ数と近似演算にかかるステップ数の和になる。図24に示した従来の並列処理プロセッサ15では非線形変換に要する処理ステップ数は1ライン分の画素数である。本発明の実施の形態による方式ならば区間数を適切に設定することで係数転送にかかるステップ数を大幅に削減することができるため、非線形変換処理を高速に実行することができる。

【0092】実施の形態3.本発明の実施の形態3を図13に基づき説明する。図13に示した並列処理プロセッサ2はプロセッサエレメント41の数をN個とし、比較変換部101は図1で示した比較変換部100に比較結果信号レジスタ141を付加したものである。その他は図1に示す並列処理プロセッサ1と同様である。

【0093】比較変換部101は大きく分けて、比較部 50

110、変換部130、変換入力データメモリ150、 変換出力データメモリ153および比較結果信号レジス タ141から構成される。

16

【0094】比較変換部101では図1で示した比較変換部100と同様に非線形変換処理を行なうことの他に、比較部101からの比較結果信号でプロセッサエレメント41を制御することが可能である。比較結果信号でプロセッサエレメント41を制御することで、プロセッサエレメント41での選択的な動作が可能になり、条件分岐処理等を効率良く実行することができる。

【0095】図13中の比較変換部101以外の部分は図24に示した従来の並列処理プロセッサ15と同様の動作をする。つまり入力シフトレジスタ20、プロセッサ部40および出力シフトレジスタ30はパイプライン動作をし、プロセッサ部40ではSIMD制御でN個の並列処理が行なわれる。

【0096】比較変換部101の動作について説明する。図14に比較変換部101の詳細な構成を示す。図13中の比較部110、変換部130、変換入力データメモリ150および変換出力データメモリ153は図2の比較変換部100と同様の動きをする。

【0097】比較結果信号レジスタ141は比較ユニット110から送られてくる比較結果信号を保持しておくレジスタであり、フリップフロップあるいはDRAMセルのようなデータを保持する機能を持った素子で構成されている。保持された比較結果信号は変換ユニット133あるいはプロセッサエレメント41で使用される。

【0098】続いて比較変換部101を用いた非線形変換処理の動作と、比較結果信号によるプロセッサエレメント41の制御の動作について説明する。

【0099】比較ユニット113の動作は実施の形態1の比較ユニット113の動作と同じである。被変換データはプロセッサエレメント41から1ライン分が同時に各比較ユニット113に書き込まれる。各比較ユニット113では各比較ユニット113内に書き込まれた被変換データと変換入力データメモリ150から転送される変換入力データとを比較して、比較結果信号を出力し、その値を比較結果信号レジスタ141に保持しておく。

【0100】非線形変換を行なう場合には上記実施の形態1の方法により、各変換ユニット133が比較結果信号レジスタ141に保持されている比較結果信号に応じて、変換出力データメモリ153からの変換出力データを各変換ユニット133に書き込むか否かを決定する。

【0101】各変換ユニット133内に取り込まれた変換出力データは1ライン分が同時にプロセッサエレメント41に送り出される。変換ユニット133の動作も実施の形態1の変換ユニット133の動作と同じである。

【0102】比較結果信号バス140からの比較結果信号でプロセッサエレメント41の動作を制御する場合には比較結果信号レジスタ141に保持されている比較結

果信号がプロセッサエレメント 41 に送られ、この信号 でプロセッサエレメント41の動作を制御する。

【0103】このように構成することで比較部110で の比較処理とプロセッサエレメント41での演算処理を 並行して行なうことができ、かつ比較結果信号によって プロセッサエレメント41の動作を制御することができ るため、プロセッサエレメント41での選択的な動作が 可能になり、条件分岐処理を効率良く実現することがで きる。

【0104】なお、上記実施の形態3では、上記実施の 形態1の適用について説明したが、上記実施の形態2に ついても、適用することが可能である。その場合の実施 例を図15に示す。この場合、比較結果信号レジスタ1 41は区間比較部210から送られてくる比較結果信号 を保持しておき係数取得部210は、比較結果信号レジ スタ141に保持されている比較結果信号に応じて、係 数データを取り込むか否かを決定する。

【0105】係数取得部210内に取り込まれた変換出 力データは 1 ライン分が同時にプロセッサエレメント 4 1に送り出される。比較結果信号レジスタ141からの 比較結果信号でプロセッサエレメント 4 1 の動作を制御 する場合には比較結果信号レジスタ141に保持されて いる比較結果信号がプロセッサエレメント41に送ら れ、この信号でプロセッサエレメント41の動作を制御

【0106】実施の形態4. 本発明の実施の形態4を図 16に基づき説明する。図16に示した並列処理プロセ ッサ3はプロセッサエレメント41の数をN個とし、図 13で示した比較変換部101の演算ユニット51の代 わりにコマンド選択演算ユニット160を備えたもので 30 ある。

【0107】図16中の入力シフトレジスタ20、出力 シフトレジスタ30およびメモリ部60は図24に示し た従来の並列処理プロセッサ15と同様の動作をする。

【0108】また図16中の比較部110、変換部13 0、変換入力データメモリ150、変換出力データメモ リ153および比較結果信号レジスタ141は図13に 示した並列処理プロセッサ2のそれと同じ動作をする。

【0109】本実施の形態では演算部50中の演算ユニ ット51が図25に示した演算ユニット51とは異なり 40 図17に示したコマンド選択演算ユニット160になっ ている。

【0110】コマンド選択演算ユニット160は図17 に示すように演算器52、演算器入力セレクタ55およ びコマンドセレクタ161から構成されている。演算器 52および演算器入力セレクタ55は図25に示した演 算器52および演算器入力セレクタ55と同じものであ

【0111】コマンドセレクタ161は2入力1出力の セレクタである。コマンドセレクタ161の入力には演 50 算器制御バス53およびNOP命令バス163が接続さ れ、出力にはコマンドセレクタ出力162が接続され、 各バスとも同じbit幅を持っている。 演算器制御バス 53には命令制御部42でデコードされた命令を演算器

18

52で実行する演算器命令信号が入力される。 NOP 命 令バス163にはNOP命令を演算器で実行するNOP 命令信号が入力される。

【0112】コマンドセレクタ161の出力162は各 コマンド選択演算ユニット160一1~160一Nに接 続され、コマンド選択演算ユニット160-1~160 -Nの動作を制御する。またコマンドセレクタ161の 出力162は比較結果信号レジスタ141からの信号で セレクトされる。

【0113】比較結果信号レジスタ141の値が"1" の場合には演算器命令信号が選択され、"0"の場合に はNOP命令信号が選択される。

【0114】このように構成することで比較部110で の比較結果によってコマンド選択演算ユニット160の 動作を命令制御部42が指示する動作あるいはNOP動 作の何れかから選択することができ、プロセッサエレメ ント41での選択的な動作が可能になり、条件分岐処理 等を効率良く実現することができる。

【0115】なお、上記実施例は実施の形態1に適用す る場合について述べたが、上記実施の形態2に適用でき ることは言うまでもない。

【0116】実施の形態5. 本発明の実施の形態5を図 18に基づき説明する。図18に示した並列処理プロセ ッサ4はプロセッサエレメント41の数をN個とし、図 13で示した比較変換部101の演算ユニット51の代 わりに選択的コマンド選択演算ユニット170を備えた ものである。

【0117】図17中の入力シフトレジスタ20、出力 シフトレジスタ30およびメモリ部60は図23に示し た従来の並列処理プロセッサ15と同様の動作をする。

【0118】また図18中の比較部110、変換部13 0、変換入力データメモリ150、変換出力データメモ リ153および比較結果信号レジスタ141は図13に 示した並列処理プロセッサ2のそれと同じ動作をする。

【0119】本実施の形態では演算部50中の演算ユニ ット51が図25に示した演算ユニット51とは異なり 図19に示した選択的コマンド選択演算ユニット170 になっている。

【0120】選択的コマンド選択演算ユニット170は 図19に示ように演算器52、演算器入力セレクタ5 5、コマンドセレクタ161およびコマンド選択スイッ チ171から構成されている。演算器52および演算器 入力セレクタ55は図25に示した演算器52および演 算器入力セレクタ55と同じものである。

【0121】コマンドセレクタ161は2入力1出力の セレクタであり、図17のコマンドセレクタ161と同

様に接続されている。

【0122】コマンド選択スイッチ171は比較結果信号レジスタ141からの信号をコマンドセレクタ161に入力するか否かを選択するスイッチであり、コマンド選択信号バス173からのコマンド選択信号で制御される。命令制御部42からのコマンド選択信号が"1"の時は比較結果信号がコマンドセレクタ161に送られ、"0"のときにはコマンドセレクタ161に"0"の信号が送られる。

19

【0123】コマンドセレクタ161はコマンド選択ス 10 イッチ171からの信号が"1"の場合には演算器命令信号を選択し、"0"の場合にはNOP命令信号を選択する。

【0124】コマンドの中にコマンド選択信号の値を埋め込むことで、比較結果信号を参照するコマンドと参照しないコマンドの2種類のコマンドを用意することができる。比較結果信号レジスタ141の値を参照する場合には、比較部110での比較結果によって選択的コマンド選択演算ユニット170の動作を命令制御部42が指示する動作あるいはNOP動作のいずれかから選択する20ことができる。

【0125】また比較結果信号レジスタ141の値を参照しない場合には、命令制御部42が指示する動作をそのまま選択的コマンド選択演算ユニット170に送ることができる。このような構成にすることでプロセッサエレメント41での選択的な動作が可能になり、条件分岐処理等をより効率的に実行することができる。

【0126】なお、上記実施例は実施の形態1に適用する場合について述べたが、上記実施の形態2に適用できることは言うまでもない。

【0127】実施の形態6.本発明の実施の形態6を図20に基づき説明する。図20に示した並列処理プロセッサ5はプロセッサエレメント41の数をN個とし、図13で示した比較変換部101の演算ユニット51の代わりに入力ソース選択演算ユニット180を備えたものである。

【0128】図20中の入力シフトレジスタ20、出力シフトレジスタ30およびメモリ部60は図24に示した従来の並列処理プロセッサ15と同様の動作をする。

【0129】また図20中の比較部110、変換部130、変換入力データメモリ150、変換出力データメモリ153および比較結果信号レジスタ141は図13に示した並列処理プロセッサ2のそれと同じ動作をする。

【0130】本実施の形態では演算部50中の演算ユニット51が図25に示した演算ユニット51とは異なり図21に示した入力ソース選択演算ユニット180になっている。

【0131】入力ソース選択演算ユニット180は図2 1に示すように演算器52、演算器入力セレクタ55お よび入力ソースセレクタ181から構成されている。演 50 算器52および演算器入力セレクタ55は図25に示した演算器52および演算器入力セレクタ55と同じものである。

【0132】入力ソースセレクタ181は多入力2出力のセレクタである。入力ソースセレクタ181の入力にはメモリユニット61中のメモリバンク63および64からの出力バス65が接続される。入力ソースセレクタ181には自プロセッサエレメント41のメモリユニット61中の各メモリバンク63の出力バス65の他に、左右に隣接するプロセッサエレメント41のメモリユニット61中のメモリバンク63の出力バス65が入力される。

【0133】入力ソースセレクタ181はそれらのメモリバンク63の出力バス65の中から2組のメモリバンク63の出力バス56および57を選択し、演算器52の入力へ接続している。入力ソースセレクタ181の選択信号は入力ソースセレクタ制御バス183および比較結果信号バス140から与えられる。入力ソースセレクタ制御信号および比較結果信号の組合せで演算器52へ接続する2組のメモリバンクの出力を選択し、演算器入力セレクタ出力A56および演算器入力セレクタ出力B57に出力する。

【0134】本構成では比較結果信号の値によって入力ソースを変えることができる。このように構成することで比較部110での比較結果によって演算器52への入力を選択することができ、プロセッサエレメント41での選択的な動作が可能になり、条件分岐処理等を効率良く実現することができる。

【0135】なお、上記実施例は実施の形態1に適用する場合について述べたが、上記実施の形態2に適用できることは言うまでもない。

【0136】実施の形態7. 本発明の実施の形態7を図22に基づき説明する。図22に示した並列処理プロセッサ6はプロセッサエレメント41の数をN個とし、図13で示した比較変換部101の演算ユニット51の代わりに出力データ選択演算ユニット190を備えたものである。

【0137】図22中の入力シフトレジスタ20、出力シフトレジスタ30およびメモリ部60は図24に示した従来の並列処理プロセッサ15と同様の動作をする。

【0138】図22中の比較部110、変換部130、変換入力データメモリ150、変換出力データメモリ153および比較結果信号レジスタ141は図13に示した並列処理プロセッサ2のそれと同じ動作をする。

【0139】本実施の形態では演算部50中の演算ユニット51が図25に示した演算ユニット51とは異なり図23に示した出力データ選択演算ユニット190になっている。

【0140】出力データ選択演算ユニット190は図2 3に示すように演算器52、演算器入力セレクタ55お よび出力データセレクタ191から構成されている。演算器52および演算器入力セレクタ55は図25に示した演算器52および演算器入力セレクタ55と同じものである。

【0141】出力データセレクタ191は多入力1出力のセレクタである。1つの入力には演算器52からの演算器出力55が入力される。他の入力には自プロセッサエレメント41および隣接プロセッサエレメント41中のメモリバンク63および64の出力バス65が接続される。

【0142】出力データセレクタ191はそれらの入力中から1つの出力を選択し、出力データ選択演算ユニット出力192として出力している。出力データセレクタ191の選択信号は出力データセレクタ制御バス193 および比較結果信号バス140で与えられる。出力データセレクタ制御信号および比較結果信号の組合せで、出力データ選択演算ユニット190外へ出力する1組の出力を選択する。

【0143】本構成では比較結果信号の値によって出力データを変えることができる。このように構成すること 20で比較部110での比較結果によって出力データ演算ユニット190の出力データを選択することができ、プロセッサエレメント41での選択的な動作が可能になり、条件分岐処理等を効率良く実現することができる。

【0144】なお、上記実施例は実施の形態1に適用する場合について述べたが、上記実施の形態2に適用できることは言うまでもない。

[0145]

【発明の効果】請求項1および2記載の本発明によれば、SIMD方式のプロセッサでは処理ステップ数が多 30 く必要になる非線形変換処理を、並列に非線形変換することでより少ないステップ数で高速に実現可能となる。

【0146】請求項3記載の本発明によれば、被変換データをグループ分けし、このグループに対応した変換出力データと被変換データの演算を並列に行なうことで高速に非線形変換が実現できる。

【0147】請求項4記載の本発明によれば、並列に非線形変換することで高速に非線形変換が実現できる。さらに比較処理と演算処理を並行して実行することで高速化を実現でき、かつ比較による比較結果でプロセッサエ 40レメントの動作を制御できる。

【0148】請求項5記載の本発明によれば、並列に非線形変換することで高速に非線形変換が実現できる。さらに比較処理と演算処理を並行して実行することで高速化を実現でき、かつ比較による比較結果で演算ユニットの動作を命令制御部が指示する動作あるいはNOP動作のいずれから選択することで条件分岐処理を効率良く実現することができる。

【0149】請求項6記載の本発明によれば、並列に非 線形変換することで高速に非線形変換が実現できる。さ 50 らに比較処理と演算処理を並行して実行することで高速化を実現でき、かつ比較による比較結果で演算ユニットの動作を命令制御部が指示する動作あるいはNOP動作のいずれかから選択することで条件分岐処理を効率良く実現することができる。またコマンドの中にコマンド選択信号の値を埋め込むことで、比較結果信号を参照するコマンドと参照しないコマンドの2種類のコマンドを用意することができ、条件分岐処理をより効率的に実行することができる。

【0150】請求項7記載の本発明によれば、並列に非線形変換することで高速に非線形変換が実現できる。さらに比較処理と演算処理を並行して実行することで高速化を実現でき、かつ比較による比較結果で演算器への入力ソースを選択することができ、条件分岐処理を効率良く実現することができる。

【0151】請求項8記載の本発明によれば、並列に非線形変換することで高速に非線形変換が実現できる。さらに比較処理と演算処理を並行して実行することで高速化を実現でき、かつ比較による比較結果で演算ユニットからの出力を選択することができ、条件分岐処理を効率良く実現することができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1を示す画像処理プロセッサの構成図である。

【図2】 図1に示す画像処理プロセッサの比較変換部の構成図である。

【図3】 図1に示す画像処理プロセッサの比較ユニットの構成図である。

【図4】 図1に示す画像処理プロセッサの変換ユニットの構成図である。

【図5】 図1に示す画像処理プロセッサの比較テーブルメモリおよび変換テーブルメモリの構成図である。

【図6】 図1に示す画像処理プロセッサの比較変換部の動作を示した図である。

【図7】 本発明の実施の形態2を示す画像処理プロセッサの構成図である。

【図8】 図7に示す画像処理プロセッサの係数転送部の構成図である。

【図9】 図7に示す画像処理プロセッサの区間比較ユ コニットの構成図である。

【図10】 図7に示す画像処理プロセッサの係数取得 ユニットの構成図である。

【図11】 図7に示す画像処理プロセッサの区間テーブルメモリおよび係数テーブルメモリの構成図である。

【図12】 図7に示す画像処理プロセッサの係数転送 部の動作を示した図である。

【図13】 本発明の実施の形態3を示す画像処理プロセッサの構成図である。

【図14】 図13に示す画像処理プロセッサの比較変換部の構成図である。

2324【図15】本発明の実施の形態3の他の実施例を示す 画像処理プロセッサの構成図である。人力セレクタ出力A【図16】本発明の実施の形態4を示す画像処理プロセッサの構成図である。57:演算器入力セレクタ出力Bセッサの構成図である。60:メモリ部【図17】図16に示す画像処理プロセッサの演算コニットの構成図である。61-1~6【図18】本発明の実施の形態5を示す画像処理プロセッサの構成図である。63-1~63-N:メモリバンク 65-1~65-N:メモリユニット出力 66:2	
画像処理プロセッサの構成図である。57:演算器入力セレクタ出力B58:演【図16】 本発明の実施の形態 4 を示す画像処理プロセッサの構成図である。入力セレクタ制御バス【図17】 図16に示す画像処理プロセッサの演算ユニットの構成図である。60:メモリ部61-1~6ニットの構成図である。N:メモリユニット【図18】 本発明の実施の形態 5 を示す画像処理プロ-N:メモリバンク	
【図16】 本発明の実施の形態4を示す画像処理プロ 入力セレクタ制御バス 60:メモリ部 61-1~6 【図17】 図16に示す画像処理プロセッサの演算ユ N:メモリユニット 63-1~63-N:メモリバンク 64-1~ 【図18】 本発明の実施の形態5を示す画像処理プロ -N:メモリバンク	
セッサの構成図である。 60:メモリ部 61-1~6 【図17】 図16に示す画像処理プロセッサの演算コ N:メモリユニット 63-1~63-N:メモリバンク 64-1~ 【図18】 本発明の実施の形態5を示す画像処理プロ -N:メモリバンク	1 —
【図17】 図16に示す画像処理プロセッサの演算ユ N:メモリユニット ニットの構成図である。 63-1~63-N:メモリバンク 64-1~ 【図18】 本発明の実施の形態5を示す画像処理プロ -N:メモリバンク	1 —
ニットの構成図である。 $63-1\sim63-N$:メモリバンク $64-1\sim$ 【図 18 】 本発明の実施の形態 5 を示す画像処理プロ $-N$:メモリバンク	-
【図 18 】 本発明の実施の形態 5 を示す画像処理プロ $-N:$ メモリバンク	
	6 4
- ヒノソの海峡内にのる。 りつーエーりつード・ブモリスニット田ノ りり・/	右隣
【図19】 図18に示す画像処理プロセッサの演算ユ 接メモリユニット出力	
ニットの構成図である。 10 67:左隣接メモリユニット出力 70:	テー
【図20】 本発明の実施の形態6を示す画像処理プロ ブルメモリ	,
セッサの構成図である。 71:非線形変換用出力シフトレジスタ	
【図21】 図20に示す画像処理プロセッサの演算ユ 72:非線形変換用入力シフトレジスタ	
ニットの構成図である。 100:比較変換部	
セッサの構成図である。 110:比較部	
【図23】 図20に示す画像処理プロセッサの演算ユ 111-1~111-N:比較部転送バス 11	2:
ニットの構成図である。 比較部制御バス	
【図24】 従来の並列処理プロセッサの構成図であ 113-1~113-N:比較ユニット 11	4:
る。 20 被変換データレジスタ	
【図25】 従来の並列処理プロセッサの演算ユニット 115:被変換データレジスタ制御バス 11	6:
の構成図である。 転送バス	
【図26】 一般的なテーブルメモリを用いた非線形変 117:アドレスバス 118	8:
換の動作を表す図である。	
【図27】 本発明の方式である逆引き非線形変換の動 119:リード信号 120	0:
作を表す図である。	
【図28】 非線形変換の入出力の関係の一例を表した 121:一致比較器制御バス 13(o :
特性図である。	
【図29】 区間毎に近似した非線形変換の入出力の関 131-1~131-N:変換部転送バス 13	3
係の一例を表した特性図である。 30 2:変換部制御バス	
【図30】 近似非線形変換の処理のフローを表した図 133-1~133-N:変換ユニット 134	: 変
である。 換出力データレジスタ	
【符号の説明】 135:アドレスバス 136:	: ラ
1~7, 15:並列処理プロセッサ 2 イト信号	
0:入力シフトレジスタ 137:リード信号 140-1~140) —
21:外部データ入力バス 22-1~22- N:比較結果信号バス	•
N:入力データ転送バス 141-1~141-N:比較結果信号レジスタ	
30:出力シフトレジスタ 3 150:変換入力データメモリ	
1: 外部データ出力バス 151:変換入力データメモリ用アドレスバス	
32-1~32-N:出力データ転送バス 4 40 152:変換入力データ転送バス 153:3	ኮ ኒሴ
の:プロセッサ部 出力データメモリ	21天
41-1~41-N:プロセッサエレメント 4 154:変換出力データメモリ用アドレスバス	
2:命令制御部 155:変換出力データ転送バス	
51-1~51-N:演算ユニット 5 マンドセレクタ出力	
2:演算器 163:NOP命令バス	_
53: 演算器制御バス 54-1~5 170-1~170-N: 選択的コマンド選択演算コ	ユニ

ット

5 6: 演算器 50 171: コマンド選択スイッチ 172: コ

4-N:演算器出力

55:演算器入力セレクタ

(13)

26

マンド選択バス

180-1~180-N:入力ソース選択演算ユニット

181:入力ソースセレクタ

182:入力

ソースセレクタ出力

183:入力ソースセレクタ制御バス

190-1~190-N:出力データ選択演算ユニット

191:出力データセレクタ

192-1~192-N:出力データセレクタ出力

193:出力データセレクタ制御バス

200:係数転送部

201:比較結果信号レジスタを備えた係数転送部

210:区間比較部

211-1-211-

N:区間比較部転送バス

212:区間比較部制御バス 213-1~213-

N:区間比較ユニット

2 1 4:大小比較器

215:大

小比較器制御バス

* 2 2 0:係数取得部

 $221-1\sim221-$

N:係数取得部転送バス

222:係数取得部制御バス 223-1~223-

N:係数取得ユニット

224-A~224-C:係数データレジスタ

225:アドレスバス

226:ライト信号

22

7:リード信号

228:係数データレジスタセレクタ 229:係数デ

10 ータレジスタ選択信号

230:区間データメモリ

231:区間データ

メモリ用アドレスバス

232:区間データ転送バス

23


3:係数データメモリ

234:係数データメモリ用アドレスバス


2.3


5:係数データ転送バス


[図3]




【図1】










[図6]




【図7】









[図26]




【図12】 区間比較都転送バス / 223 (未数取得ユニット -214大小比較器 14 被変換デージ 人140 比較枯果信号バス -116転送バス アジスタ 保数データ レジスタ ライト信号 8 一下信号 (226ライト信号 1177 11213 2 2 4 C 区間比較ユニット 213 区間比較橋 | 酸変験デニター |関御バス||1 215 大小比較器 レジスタ 制御バス . 2.2.7リード信号 保数データ転送バス 🥆 221保数取得部転送バス 配御バス 区間データ 転送/4ス 232 2,25 T F L Z MZ 区間データ メモリ 230 アドレスバス 区間データ メモリ用 7231 229 --- 保数データ 228-235 レジスタ選択信号 セレクタ レジスタ 保数取得部制御パス 保数データ 222 保設データ x+1 233 アドレスパス 係数データ メモリ用

【図13】






【図15】




•

【図16】




【図17】

. . . .




【図19】




• • • •

【図18】



• • • •


【図20】



• • • •


【図21】

入力ソース選択演算ユニット




【図23】

出力データ選択演算ユニット 190




·` · . •


【図22】




【図24】




【図25】





【図30】



近似多項式を計算し変換出力値を求める

近似非線形変換の処理フロー

• • • •

	لـ	
* 3	5	
_	٦	

各区間の近似多項式

区間1	Y = A12"X"2 + A11"X + A10
区間2	Y = A22'X'2 + A21'X + A20
区間3	Y = A32"X"2 + A31"X + A30
区間4	Y = A42'X'2 + A41'X + A40

フロントページの続き

(72)発明者 河合 浩行 東京都千代田区丸の内二丁目 2 番 3 号 三 菱電機株式会社内